台積電32奈米 開張接單

工商時報 2008.06.10　
涂志豪／台北報導

為了追上摩爾定律（Moore's Law）腳步，晶圓代工龍頭台積電昨日宣佈，推出適用於32奈米世代以及更先進的晶片設計的可製造性設計統一架構（UDFM），可以提高生產良率、降低設計成本、加速產品上市與量產時程。

台積電今年初正式推出40奈米共乘服務，包括阿爾特拉（Altera）等大客戶已開始下單，在浸潤式微影技術應用已趨成熟下，透過雙重曝影方式延伸應用至32奈米已經成功，所以台積電昨日宣佈推出適用於32奈米的UDFM架構，已算是宣示開始準備為客戶生產32奈米晶片。

台積表示，UDFM架構是近日揭示的開放創新平台（OIP）中的構成要素之一，由台積電與其設計生態系統中的電子設計自動化（EDA）以及其他合作夥伴所協同開發，提供客戶透過統一的架構並以加密的方式，取得台積電的製程資料，協助客戶提早晶片上市時程、提升投資效益、及減少資源浪費。

台積電表示，UDFM架構提供全新的可製造性設計套件（DDK），首度將內建並附加通用應用程式介面的DFM軟體，和與製程相關的DFM資料及模組等，一起予以加密處理。相較於以往，由於UDFM架構提供與台積電晶圓廠內部完全一致的機台與製程模組資料，晶片設計人員能夠取得更多、更深入的台積電製程資料，以完全複製（Copy exact）方式解決因採用先進製程技術而使得製造變異性逐漸增加的挑戰。

其實晶片設計微縮至90奈米以下，單款設計成本也以等比級數方式快速增加，如90奈米的晶片設計成本接近2,000萬美元，65奈米設計成本高達4,500萬美元，45奈米及32奈米的設計成本恐高達7,500萬美元以上。